LAPORAN AKHIR 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. JURNAL [Kembali]

2. ALAT DAN BAHAN [Kembali]

B. Alat dan Bahan (De Lorenzo)

            1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

 

De Lorenzo

B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

           2. Power DC

           3. Switch (SW-SPDT)

          4.  Logicprobe atau LED

3. RANGKAIAN SIMULASI [Kembali]

4. PRINSIP KERJA RANGKAIAN [Kembali]

Percobaan ini menggunakan IC 74LS112 yang merupakan jenis dari IC J-K Flip Flop. IC jenis ini digunakan karena T flip-flop merupakan rangkaian flip-flop yang dibuat dengan J-K flip-flop yang kedua inputnya dihubungkan menjadi satu. Pada rangkaian, input berasal dari B0 yang dihubungkan ke kaki R, B1 yang dihubungkan ke kaki S, dan B2 yang dihubungkan ke kaki CLK, sementara outputnya dipresentasikan oleh Q dan Q'. Pada T flip-flop, jika input T-nya aktif dan dipengaruhi oleh CLK maka outputnya akan berubah, namun jika T-nya tidak aktif meskipun dipengaruhi oleh CLK maka outputnya tidak berubah. Untuk outputnya sesuai dengan jurnal praktikum.

5. VIDEO RANGKAIAN [Kembali]

6. ANALISA [Kembali]

Analisa semua output percobaan yang sudah dilakukan di pada saat praktikum!

 

*Kondisi 1

B0=0, B1=1, sementara B2=don't care. Pada kondisi ini yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0, dimana yang aktif adalah R sehingga Q'=1 dan Q=0.

*Kondisi 2

B0=1, B1=0, sementara B2=don't care. Pada kondisi ini yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0, dimana yang aktif adalah S sehingga Q=1 dan Q'=0.

 

*Kondisi 3

B0=0, B1=0, sementara B2=don't care. Pada kondisi ini yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0, dimana keduanya aktif pada kondisi ini, sehingga Q dan Q' berlogika 1. Kondisi ini merupakan kondisi terlarang sebab Q dan Q' yang seharusnya berlawanan memiliki logika yang sama.

*Kondisi 4

B0=1, B1=1, sementara B2=CLK. Pada kondisi ini, S dan R yang bersifat active low tidak aktif, sehingga output dipengaruhi oleh T. Karena kaki T diberi input CLK, maka output berubah-ubah atau disebut toggle.

7. LINK DOWNLOAD [Kembali]

• Download HTML klik disini
• Download Rangkaian klik disini
• Download Video klik disini
• Download Data Sheet IC 74LS112 klik disini