TUGAS PENDAHULUAN 1
PERCOBAAN 1 KONDISI 5
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan RS flip flop dan output 8 bit.
2. GAMBAR RANGKAIAN SIMULASI [Kembali]
4. PRINSIP KERJA [Kembali]
Pada rangkaian di atas terdapat 2 buah switch dengan masing-masing kaki terhubung ke VCC dan ke ground, juga terdapat 8 buah IC 74LS112 yang beroutput Q lalu dihubungkan dengan logic probe. Kaki R-S pada Flip-Flop dihubungkan dengan switch, yang mana S ke SW1 dan R ke SW2, sedangkan kaki J-K tidak dihubungkan dengan sumber apapun. Kaki CLK dihubungkan dengan sinyal clock dengan kondisi fall-time (1 ke 0).
Ketika rangkaian dijalankan, SW1 dan SW2 berlogika 1 lalu masuk ke kaki R-S yang berkondisi aktif rendah. Hal ini membuat kaki R-S tidak aktif sehingga output akan "tetap" seperti output sebelumnya. Output Q dihubungkan dengan logic probe dan akan menampilkan logika 0 diawalnya, kemudian sinyal clock yang berkondisi fall-time akan membuat output Flip-Flop berubah-ubah. Output Q dari Flip-Flop sebelumnya akan diinputkan ke kaki CLK Flip-Flip selanjutnya, yang akan menjadi acuan untuk mengubah output Flip-Flop tersebut.
Rangkaian di atas merupakan rangkaian Counter Asyncronous Up.
5. LINK DOWNLOAD
[Kembali]
- Download HTML klik disini
- Download Rangkaian klik disini
- Download Video klik disini
- Download Data Sheet 74LS112 klik disini
Tidak ada komentar:
Posting Komentar